Skip to main content.

This page’s menu:

Proiectarea Sistemelor Digitale

- Curs -
      anul I C

Cap. 0: Informatii utile

Cap. 1: Dispozitive Logice Programabile

Cap. 2: Sinteza Clasica a SLC

Cap. 3: Sinteza Clasica a SLC

Cap. 4: Introducere in Modelarea VHDL

Cap. 5: Instructiunile limbajului VHDL

Cap. 6: Sinteza CLC folosind VHDL

Cap. 7: Sinteza unor CLS folosind VHDL

Cap. 8: Sinteza sistemelor digitale

Tema de casa PSD 2010-2011

Introducere in modelarea VHDL
Titular disciplină - Conf. Dr. Ing. Augustin-Iulian Ionescu
Ş.l. Dr. Ing. Eugen Dumitraşcu
Asist. Ing. Adrian Neaţu